共為您找到 職位
-
企
FPGA工程師
面議 | 合肥市 | 本科 | 1年以下
發(fā)布于：2025-02-26 | 投遞后：10天內(nèi)反饋
崗位職責(zé)：1. Design, implement and optimize hardware acceleration modules for manufacturing EDA tools. 2. Integrate EDA tools with software...
-
企
崗位職責(zé)：1.從事FPGA開(kāi)發(fā)方案設(shè)計(jì)、模塊定義、仿真驗(yàn)證等相關(guān)FPGA開(kāi)發(fā)工作2.與軟、硬件開(kāi)發(fā)人員一起完成系統(tǒng)開(kāi)發(fā)方案制定3.負(fù)責(zé)FPGA原型驗(yàn)證，由FPGA向IC設(shè)計(jì)轉(zhuǎn)化4.完成項(xiàng)目開(kāi)發(fā)相關(guān)的其他工作崗位要求:1.微電子/電子工程/計(jì)算機(jī)等相關(guān)專業(yè)本科學(xué)歷以上，3...
-
企
高級(jí)FPGA工程師
15-25萬(wàn) | 廣州市 | 本科 | 1年以下
發(fā)布于：2025-02-26 | 投遞后：10天內(nèi)反饋
崗位職責(zé)：1.根據(jù)算法進(jìn)行FPGA和ASIC方案的設(shè)計(jì)及開(kāi)發(fā)工作負(fù)責(zé)功能調(diào)試及效率優(yōu)化、協(xié)助系統(tǒng)整體聯(lián)調(diào)2.負(fù)責(zé)搭建FPGA開(kāi)發(fā)環(huán)境及仿真平臺(tái)、完成FPGA邏輯代碼的仿真3.協(xié)作軟硬件工程師完成芯片選型及接口設(shè)計(jì)4.輸出方案設(shè)計(jì)、測(cè)試與交付使用相關(guān)文檔5.負(fù)責(zé)基于FPG...
-
企
高級(jí)FPGA工程師
15-25萬(wàn) | 武漢市 | 本科 | 1年以下
發(fā)布于：2025-02-26 | 投遞后：10天內(nèi)反饋
崗位職責(zé)：1.根據(jù)算法進(jìn)行FPGA和ASIC方案的設(shè)計(jì)及開(kāi)發(fā)工作負(fù)責(zé)功能調(diào)試及效率優(yōu)化、協(xié)助系統(tǒng)整體聯(lián)調(diào)2.負(fù)責(zé)搭建FPGA開(kāi)發(fā)環(huán)境及仿真平臺(tái)、完成FPGA邏輯代碼的仿真3.協(xié)作軟硬件工程師完成芯片選型及接口設(shè)計(jì)4.輸出方案設(shè)計(jì)、測(cè)試與交付使用相關(guān)文檔5.負(fù)責(zé)基于FPG...
-
企
崗位職責(zé)：1.負(fù)責(zé)FPGA選型，功能模塊的邏輯編寫(xiě)、仿真、時(shí)序約束與分析、代碼的邏輯綜合、調(diào)試和測(cè)試；2.負(fù)責(zé)FPGA對(duì)ADC/DAC芯片的控制與接口設(shè)計(jì)，高速接口、數(shù)據(jù)處理、通信模塊的FPGA實(shí)現(xiàn)；3.負(fù)責(zé)技術(shù)文檔撰寫(xiě)和維護(hù)，代碼與工程維護(hù)，協(xié)助硬件工程師開(kāi)發(fā)板卡，配...
-
企
【崗位職責(zé)】1、負(fù)責(zé)芯片產(chǎn)品的FPGA原型驗(yàn)證系統(tǒng)的硬件開(kāi)發(fā)，并完成產(chǎn)品的功能/性能測(cè)試評(píng)估；2、配合市場(chǎng)銷售部門(mén)進(jìn)行客戶支持工作，負(fù)責(zé)客戶產(chǎn)品應(yīng)用問(wèn)題的定位、解決。【任職要求】1、三年以上相關(guān)工作經(jīng)驗(yàn)；2、電子、通信、計(jì)算機(jī)、自動(dòng)化、電氣工程等相關(guān)專業(yè)本科及以上學(xué)歷；...
-
企
【職責(zé)描述】：負(fù)責(zé)Xilinx FPGA設(shè)計(jì)及技術(shù)支持工作。 【任職要求】：1、熟悉Xilinx或****a或Lattice的FPGA芯片結(jié)構(gòu)及應(yīng)用（例如通訊、視頻、工控等）；2、熟悉FPGA的設(shè)計(jì)、驗(yàn)證工具和方法，掌握Verilog/VHDL語(yǔ)言；3、熟悉ARM處理器...
-
企
【職責(zé)描述】： 負(fù)責(zé)Xilinx FPGA設(shè)計(jì)及技術(shù)支持工作。 【任職要求】： 1、熟悉Xilinx或****a或Lattice的FPGA芯片結(jié)構(gòu)及應(yīng)用（例如通訊、視頻、工控等）； 2、熟悉FPGA的設(shè)計(jì)、驗(yàn)證工具和方法，掌握Verilog/VHDL語(yǔ)言； 有Z...
-
企
【職責(zé)描述】： 負(fù)責(zé)Xilinx FPGA設(shè)計(jì)及技術(shù)支持工作。【任職要求】：1、熟悉Xilinx或****a或Lattice的FPGA芯片結(jié)構(gòu)及應(yīng)用（例如通訊、視頻、工控等）； 2、熟悉FPGA的設(shè)計(jì)、驗(yàn)證工具和方法，掌握Verilog/VHDL語(yǔ)言； 有ZYNQ設(shè)計(jì)...
-
企
FPGA工程師
20-40萬(wàn) | 南京市 | 本科 | 1年以下
發(fā)布于：2025-02-26 | 投遞后：10天內(nèi)反饋
職責(zé)描述：1. 負(fù)責(zé)搭建、維護(hù)FPGA驗(yàn)證平臺(tái),實(shí)現(xiàn)各IP模塊、子系統(tǒng)或整個(gè)芯片的功能。2. 負(fù)責(zé)在FPGA驗(yàn)證平臺(tái)上進(jìn)行相關(guān)的調(diào)試和測(cè)試。3. 構(gòu)建和維護(hù)FPGA相關(guān)設(shè)計(jì)，實(shí)現(xiàn)或驗(yàn)證流程4. 和團(tuán)隊(duì)合作，掌握和運(yùn)用先進(jìn)的驗(yàn)證方法學(xué)，并參與芯片驗(yàn)證工作 職位要求：...
-
企
FPGA工程師
30-50萬(wàn) | 深圳市 | 本科 | 1年以下
發(fā)布于：2025-02-26 | 投遞后：10天內(nèi)反饋
崗位職責(zé):1.參與FPGA解決方案設(shè)計(jì)2.進(jìn)行模塊設(shè)計(jì)、代碼編寫(xiě)、仿真、測(cè)試、維護(hù)等工作:3.進(jìn)行算法移植、仿真驗(yàn)證等工作:4.分析并解決開(kāi)發(fā)過(guò)程中的問(wèn)題，優(yōu)化FPGA資源及時(shí)序，提高系統(tǒng)性能5.配合硬件設(shè)計(jì)人員進(jìn)行板級(jí)調(diào)試以及系統(tǒng)聯(lián)調(diào)工作:6.負(fù)責(zé)技術(shù)文檔編寫(xiě)。任職要...
-
企
FPGA工程師
10-20萬(wàn) | 長(zhǎng)沙市 | 本科 | 無(wú)經(jīng)驗(yàn)
發(fā)布于：2025-02-26 | 投遞后：10天內(nèi)反饋
崗位職責(zé)：1.負(fù)責(zé)FPGA邏輯設(shè)計(jì)、仿真、綜合、時(shí)序分析及調(diào)試，完成FPGA模塊的設(shè)計(jì)與實(shí)現(xiàn)。2.根據(jù)項(xiàng)目需求，進(jìn)行接口設(shè)計(jì)、數(shù)據(jù)處理等FPGA開(kāi)發(fā)工作。3.編寫(xiě)和優(yōu)化RTL代碼（Verilog/VHDL），確保代碼的可讀性、可維護(hù)性和可重用性。4.參與硬件系統(tǒng)的集成與...
-
企
FPGA工程師
20-28萬(wàn) | 深圳市 | 本科 | 1年以下
發(fā)布于：2025-02-26 | 投遞后：10天內(nèi)反饋
任職要求/Knowledge and Experience Required學(xué)歷/Education:電氣/電子學(xué)士學(xué)位或更高Electrical / Electronics Engineering Bachelor's degree or above工作經(jīng)歷/W...
-
企
崗位職責(zé)：1、評(píng)估算法需求基于FPGA實(shí)現(xiàn)的可行性，包括資源、性能以及實(shí)現(xiàn)時(shí)間；2、根據(jù)需求開(kāi)發(fā)算法模塊；3、根據(jù)需求開(kāi)發(fā)數(shù)據(jù)處理模塊；4、在同事配合下進(jìn)行demo或展示應(yīng)用的制作。任職要求：1、985/211本科及以上學(xué)歷，計(jì)算機(jī)、電子、通信及相關(guān)專業(yè)畢業(yè)；2、3年及...
-
企
崗位職責(zé)：1、按要求對(duì)現(xiàn)有IP/block進(jìn)行接口封裝，并與FW人員一起打通IP/block與軟件驅(qū)動(dòng)路徑；2、配合硬件完成新設(shè)計(jì)板卡的功能測(cè)試；3、IP/block設(shè)計(jì)或應(yīng)用的跨硬件平臺(tái)移植與調(diào)試；4、基于FPGA利用已有IP/block設(shè)計(jì)開(kāi)發(fā)新應(yīng)用或完善已有應(yīng)用功...
-
企
職責(zé)描述：1.根據(jù)需求完成FPGA的需求分析及方案論證；2.獨(dú)立完成基于VHDL.Verilog的FPGA設(shè)計(jì)3.負(fù)責(zé)FPGA程序的編寫(xiě).算法的設(shè)計(jì)仿真.FPGA調(diào)試；4.負(fù)責(zé)FPGA的調(diào)試，分析并解決技術(shù)問(wèn)題，完成核心技術(shù)攻關(guān)；5.完成所負(fù)責(zé)產(chǎn)品的設(shè)計(jì)文檔和測(cè)試文檔的...
-
企
崗位職責(zé)：1、負(fù)責(zé)算法的FPGA實(shí)現(xiàn) ；2、負(fù)責(zé)原型樣機(jī)的FPGA平臺(tái)開(kāi)發(fā)；3、承擔(dān)系統(tǒng)級(jí)FPGA、模塊級(jí)FPGA驗(yàn)證環(huán)境搭建；4、與算法團(tuán)隊(duì)，驅(qū)動(dòng)團(tuán)隊(duì)合作，完成系統(tǒng)設(shè)計(jì)。任職要求：1、本科及以上學(xué)歷，微電子、集成電路設(shè)計(jì)、自動(dòng)化、機(jī)械電子、計(jì)算機(jī)等相關(guān)專業(yè)；2、5年以...
-
企
職位描述：1.負(fù)責(zé)模塊級(jí)結(jié)構(gòu)設(shè)計(jì)；2.負(fù)責(zé)邏輯詳細(xì)方案設(shè)計(jì)及代碼實(shí)現(xiàn)；3.參與芯片的整體架構(gòu)設(shè)計(jì)和算法評(píng)估實(shí)現(xiàn)。基本要求：1.本科及以上學(xué)歷，通信、電子、微電子、計(jì)算機(jī)等相關(guān)專業(yè)；2.有扎實(shí)的Verilog程序設(shè)計(jì)、調(diào)試基礎(chǔ)，RTL編碼和邏輯設(shè)計(jì)經(jīng)驗(yàn)優(yōu)先；3.熟悉xil...
-
企
職位描述：1.負(fù)責(zé)模塊級(jí)結(jié)構(gòu)設(shè)計(jì)；2.負(fù)責(zé)邏輯詳細(xì)方案設(shè)計(jì)及代碼實(shí)現(xiàn)；3.參與芯片的整體架構(gòu)設(shè)計(jì)和算法評(píng)估實(shí)現(xiàn)。基本要求：1.本科及以上學(xué)歷，通信、電子、微電子、計(jì)算機(jī)等相關(guān)專業(yè)；2.有扎實(shí)的Verilog程序設(shè)計(jì)、調(diào)試基礎(chǔ)，RTL編碼和邏輯設(shè)計(jì)經(jīng)驗(yàn)優(yōu)先；3.熟悉xil...
-
企
崗位職責(zé)：1、開(kāi)發(fā)關(guān)于FPGA部分的邏輯，包括控制邏輯、外圍接口到DSP轉(zhuǎn)換，高速接口數(shù)據(jù)傳輸?shù)龋?、對(duì)客戶DSP+FPGA的數(shù)據(jù)流帶寬，及FPGA數(shù)據(jù)處理能力進(jìn)行評(píng)估，并給出相關(guān)芯片選型及意見(jiàn)。崗位要求：1、熟練使用Vivado軟件，有Xilinx系列芯片使用經(jīng)驗(yàn)；2...
